发布时间：2024-11-11

在驱动程序的设计中，我们可能会用到flush_cache_all将ARM cache的内容刷新到RAM，这是因为ARM Linux中cache一般会被设定为write back的。而通常象DMA是访问不了cache，所以如果我们需要启动DMA将RAM中的内容写到Flash中或LCD framebuffer，那么我们就需要调用flush_cache_all将cache中最新的内...

发布时间：2024-10-29

下面看看ARM存储体系： 可以看到速度最快的是处理器和内部寄存器，他们的数量很少，价格很昂贵。接着是TCM紧耦合存储器：cache和main memory。速度最慢的是外部存储介质：Flash和SD卡等。 CACHE： 上面是两种访存的两种机制，一种是处理器直接访问主存，另一种是处理器-cache-主存。第一种中，处理器的速度相比主存是非常快的，所以两者的速度很不匹配...

发布时间：2024-03-18

有人使用STM32H743做产品开发, DMA 传输待发送的数据到 UART 发送寄存器做后续UART通信。在开启D-Cache的情况下，发现UART没法发送更新过的数据。 具体应用场景是这样的，源数据放在STM32H743片内D1域的AXI-SRAM区，数据会不定期地被CPU修改，然后让DMA将数据传输到USART3的发送寄存器进行后续UART通信。结合手册可以查得USAR...

发布时间：2023-09-28

前言 前段时间某客户反馈，在使用STM32H7的FMC时，如果使能了D-CACHE就运行不正常。数据没有写到FMC外部的存储器里，FMC接口也没有波形。而不使能D-CACHE是工作则是正常的。 其实对于这个问题，如果了解STM32H7的架构的话，就很容易理解了。下面我们就来看一看到底是什么原因让客户觉得使能DCACHE后FMC就工作不正常了。 STM32H7的架构 下...

发布时间：2023-08-10

cache高速缓冲存储器注意与块设备页高速缓存进行区别，一个是硬件的实现一个是软件的实现，块设备页高速缓存。 s3c2440/s3c2410里面主要有一个arm920t的核，但同时包含几个协处理器，协处理器相当于一个处理器，帮助主CPU完成如浮点数运算，这儿讨论的cache及MMU、TLB就会用到协处理器CP15。CPU与协处理器之间传递数据通过两个指令...

发布时间：2023-02-09

ICACHE概览 ICACHE 的控制和维护 ICACHE 的功能框图 Hit-under-Miss，减少失效延迟 ICACHE 的功能框图 ICACHE 的结构和参数 Cache line refill Critical-word-first，提高对外部memory的缓冲效率 ...

发布时间：2023-02-09

TrustZone下使用ICACHE Key message ...

发布时间：2023-02-07

随着嵌入式计算机应用的发展，嵌入式CPU的主频不断提高，这就造成了慢速系统存储器不能匹配高速CPU处理能力的情况。为了解决这个问题，许多高性能的嵌入式处理器内部集成了高速缓存cache。其中，三星公司的S3C44B0X内部就集成了8 KB空间统一的指令和数据Cache。 Cache即高速缓冲存储器，是位于CPU与主存之间一种容量较小，但速度很高的存储器。由于CPU在进行运...

发布时间：2022-08-09

armv6 linux 有 5种缓存策略,分别对应三大类 // 三大类 通过 cp15 中的C1寄存器的两个bit 来决定 // P740 的 bit (C) 和 bit (W) W C 1. uncached 0 0 3. buffered 1 0 4. writethrough writeback writealloc ...

发布时间：2022-03-10

R1_I EQU (1 12) ;//Cache分开时，1 使能指令Cache，0 禁止使能Cache R1_C EQU (1 2) ;//禁止/使能数据Cache或整个Cache，1使能 不含Cache返回0，不能禁止Cache返回1 R1_A EQU (1 1) ;//是否支持内存访问时地址对齐检查系统，1使能 R1_M EQU (1) ;//禁止/使能...