发布时间：2024-11-14

11 月 14 日消息，据韩媒 ETNews 报道，三星电子、SK 海力士、美光均对在下代 HBM4 内存中采用无助焊剂键合（Fluxless Bonding）技术抱有兴趣，正在进行技术准备。 SK 海力士此前已宣布了 16 层堆叠 HBM3E，而从整体来看 HBM 内存将于 HBM4 开始正式转向 16 层堆叠。由于无凸块的混合键合技术尚不成熟，传统有凸块方案预计仍将是 H...

发布时间：2024-11-06

史上最贵游戏机PS5 Pro即将发售，有海外博主提前搞到一台，二话不说就给拆了，发现了一些意想不到的变化。 处理器果然还是基于古老的Zen2架构，别说是最新的Zen5，甚至都没升级到Zen4，依然8核心16线程。 GPU变化非常大，不但升级了架构，融合了RDNA3基础渲染、RDNA4光线追踪，还扩大了规模，CU单元猛增到60个，号称渲染速度提升45％。 算力性能16...

发布时间：2024-10-30

2024 年 10 月， 研华科技宣布推出新一代SQRAM CXL 2.0 Type 3 内存模块。Compute Express Link (CXL) 2.0 是内存技术的下一代进化产品，可通过高速、低延迟的互连实现内存扩展和加速，满足大型 AI 训练和高性能计算集群的需求 。 CXL 2.0 建立在 CXL 规范的基础上，引入了内存共享和扩展等高级功能，使异构计算环...

发布时间：2024-10-29

内存的分类： 内存由于具备访问速度快，访问方式简单等优点，成为了PC或者是嵌入式硬件平台上不可或缺的元件。在开始学习如何使用内存之前，非常有必要先了解一下内存的分类： DRAM：它的基本原件是小电容，电容可以在两个极板上保留电荷，电容就是通过电荷来保存信息的，为了保持数据不丢失，所以必须定期充电，也叫做刷新，否则数据会丢失。缺点：由于要定期刷新存储物质，存取速度较慢。 S...

发布时间：2024-10-29

首先看2440的地址线：mini2440原理图.pdf 2440的芯片提供了27根地址线=128M。 S3c2440芯片对外提供的引脚上，只给出了27根地址线addr .这27根引脚地址线，只能访问128M的外设空间。 为了扩大外设的访问范围，S3c2440芯片又提供了8个片选信号nGCS0~nGCS7。当某个片选信号nGCSx有效时，则可以通过27根地址线去访问对应...

发布时间：2024-10-29

6410的地址空间分布： S3C6410处理器拥32位地址总线，其寻址空间为。其中高为保留外设区，低2GB区域又可划分为两部分：主存储区和外设区。 外设主要是寄存器所在的地址。 主存储区分为：Boot镜像区、内部存储区、静态存储区、保留区、动态存储区： Boot镜像区：这个区域的作用正如它的名字所述，是用来启动ARM系统的。但是这个区域并没有固定...

发布时间：2024-10-25

使用说明，根据MCU不同 用户只需修改4函数 //单总线复位函数 int OWReset(); 单线总线的复位函数，注意这个要做相应修改，如果期间存在要返回1，期间不存在返回0， 直接从总线上读取的是期间存在返回0，不存在返回1 //向总线发送一个字节 void OWWriteByte(unsigned char dat); //向总线发送一位 void OWWriteB...

发布时间：2024-10-21

内存由于具备访问速度快，访问方式简单等优点，成为了PC或者是嵌入式硬件平台上不可或缺的元件。在开始学习如何使用内存之前，非常有必要先了解一下内存的分类： 1.1内存分类： 1.2 DRAM分类 2.内存内部结构： 包括：表结构，L-Bank，寻址信息（包括L-Bank选择信号和行地址）。 2.1表结构： ...

发布时间：2024-10-21

1. 时钟初始化 1.1 时钟初始化分析 1)晶振频率 2)有几个PLL 3)PLL会产生那些时钟 4)产生的时钟是干什么的 eg： S3C2440： 1)晶振12MHz 　　 2)有MPLL、UPLL 3)MPLL产生FCLK、HCLK、PCLK UPLL产生UCLK 4) S3C6410: ...

发布时间：2024-10-21

10 月 21 日消息，据三星半导体韩国当地时间本月 17 日技术博客，三星电子同联想一道完成了业界首个 128GB CMM-D CXL 内存模块联合验证。 此次受测 CMM-D 模块搭载三星电子 12nm 级 32Gb DDR5 DRAM 颗粒与澜起科技的新一代 CXL 控制器，相较以往产品带宽提升 10%，延迟降低 20%，在支持 CXL 的联想服务器上成功进行了测试...