发布时间：2024-05-11

新思科技携手台积公司共同开发人工智能驱动的芯片设计流程以优化并提高生产力，推动光子集成电路领域的发展，并针对台积公司的2纳米工艺开发广泛的IP组合 摘要： 由Synopsys.ai™ EDA套件赋能可投产的数字和模拟设计流程能够针对台积公司N3/N3P和N2工艺，助力实现芯片设计成功，并加速模拟设计迁移。 新思科技物理验证解决方案已获得台积公司N3P和N2工艺...

发布时间：2024-01-25

力旺电子宣布其安全强化型一次可编程(OTP)硅智财NeoFuse已于台积电N4P工艺完成可靠度验证。 N4P工艺为台积电5奈米工艺平台之中的效能强化版本，可为 HPC 和行动应用程序提供更强化的先进工艺平台。除此之外，N4P减少了光罩层数，降低工艺复杂度并且改善芯片的生产周期。力旺NeoFuse与N4P工艺完全兼容，不需要增加额外的光罩。 本次于台积电N4P工艺完成...

发布时间：2023-11-14

多个奖项高度认可新思科技在推动先进工艺硅片成功和技术创新领导方面所做出的卓越贡献 摘要 ： 新思科技全新数字与模拟设计流程认证针对台积公司N2和N3P工艺可提供经验证的功耗、性能和面积（PPA）结果。 新思科技接口IP组合已在台积公司N3E工艺上实现硅片成功，能够降低集成风险，加快产品上市时间，并针对台积公司N3P工艺提供一条快速开发通道。 ...

发布时间：2023-10-23

新思科技接口和基础 IP 组合已获多家全球领先企业采用，可为 ADAS 系统级芯片提供高可靠性保障 摘要 ： 面向台积公司N5A工艺的新思科技IP产品在汽车温度等级2级下符合 AEC-Q100 认证，确保了系统级芯片（SoC）的长期运行可靠性。 新思科技IP产品在随机硬件故障评估下符合 ISO 26262 ASIL B 级和 D 级标准，有...

发布时间：2023-10-19

多个设计流程在台积公司N2工艺上成功完成测试流片；多款IP产品已进入开发进程，不断加快产品上市时间 新思科技经认证的数字和模拟设计流程可提高高性能计算、移动和AI芯片的产品质量。 Synopsys.ai™ EDA解决方案中的模拟设计迁移流程可实现台积公司跨工艺节点的快速设计迁移。 新思科技接口IP和基础IP的广泛产品组合正在开发中，将助力缩短设计周期并...

发布时间：2023-09-07

2023年9月7日 – MediaTek与台积公司今日共同宣布，MediaTek首款采用台积公司3纳米制程生产的天玑旗舰芯片开发进度十分顺利，日前已成功流片，预计将在明年量产。 MediaTek与台积公司长期保持着紧密且深度的战略合作关系，双方充分发挥各自在芯片设计和制造方面的独特优势，共同打造拥有高性能、低功耗特性的高能效旗舰芯片，赋能全球终端设备。 MediaTek ...

发布时间：2023-05-18

三家全球领先公司紧密协作，以满足基于台积公司先进技术的设计在芯片、封装和系统等方面的挑战 加利福尼亚州山景城，2023年5月17日 – 新思科技（Synopsys, Inc.，）近日宣布，携手台积公司和Ansys持续加强多裸晶芯片系统设计与制造方面的合作，助力加速异构芯片集成以实现下一阶段的系统可扩展性和功能。 得益于与台积公司在3DFabric™技术和3Dblox™标...

发布时间：2023-04-18

(台湾新竹)力旺电子宣布其安全强化型一次可编程(OTP)硅智财NeoFuse已于台积电N5制程完成可靠度验证。 而另一方面在台积电N5A制程上主攻汽车应用的OTP解决方案也预期将在2023年第二季完成设计定案。 力旺电子的NeoFuse OTP为高效、可靠、安全的可一次编写NVM硅智财嵌入式方案。 本次于台积电N5制程完成可靠度验证的是安全强化型NeoFuse OT...

发布时间：2023-04-11

台积电去年创下史上最高营收，一举超车三星成为全球半导体龙头。面对今年上半年市场消化库存、海外设厂成本飙高、先进制程需求减缓和人才供应短缺，台积电还保有36年来的高速成长动能吗？ 现在叫Moore’s Law of Economy（经济的摩尔定律），不是Moore’s Law of Scaling（尺寸的摩尔定律），前者可以一直发展下去。”台积电研发处前副总、现任清华大学半...

发布时间：2022-12-15

新思科技连续12年获台积公司“OIP年度合作伙伴”，携手引领芯片创新 摘要： • 新思科技连续12年被评为“台积公司OIP年度合作伙伴” • 该合作推动了多裸晶芯片系统的发展和先进节点设计 • 奖项涵盖数字和定制设计、IP、以及基于云的解决方案 • 推出毫米波（mmWave）射频（RF）设计流程是双方合作中的亮点之一 加利福尼亚州山景城，2022年12月1...