[讨论] ISE的IP核中双端口RAM应用时vhdl程序编写

小弟刚学vhdl，也是刚接触FPGA，刚学ISE，宗旨菜鸟一个，请教各位高手对于ram读写中的vhdl程序怎么写

RAM 读写关键要点

读RAM数据：
    1. 可以让读时钟一致有效；
    2. 控制读使能管脚；
    3. 读使能在上一个时钟有效，数据在下一个时钟送到数据总线上；
读的时候，数据滞后读信号至少一个周期；
写RAM数据
    1. 可以让写时钟一致有效；
    2. 控制写使能；
    3. 写有效，数据马上就写到RAM里面了。

写数据不延迟。

楼上小弟，不知道明白没有。

回复 沙发 eeleader 的帖子

谢谢啊

很好