FPGA/CPLD

Vivado使用mig IP核时报错误[Opt31-67]解决过程

1nnocent 2026-1-14

 1

请问各位前辈有没有以下需求的开发板啊

温继涟 2026-1-2

 2

如何设置AGRV2K的I/O特性

HIZYUAN 2025-10-23

 0

EBAZ4205 zynq board

Shmansour64 2025-9-29

 0

modersim产生波形错误

顽疾猖狂 2025-9-27

 1

HMC7044配置上位机

奶昔有毒 2025-9-1

 1

精华 Verilog *2* SPI-立创逻辑派G1测试-1

xutong 2025-7-19

 0

FPGA+Jetson开发项目求助

白泽58 2025-7-17

 1

zynq7020 通过bram进行ps pl数据交互相关问题请教

龙江仙人 2025-6-29

 2

精华 Verilog *1* SPI-发

xutong 2025-6-28

 2

FPGA下位机开发项目需求贴

Ruikly 2025-6-25

 4

FPGA 以太网ICMP协议问题请求

zxzx111 2025-6-16

 1

悬赏 请大佬讲解，我想实现点击按键后相位发生特定突变的效果，为什么我写的代码无实现

崇博诚 2025-6-15

 0

AG32 MCU+CPLD 联合编程（案例描述）

HIZYUAN 2025-6-12

 1

【米尔-安路DR1飞龙派】点灯也是入门绝活

cc1989summer 2025-6-11

 3

MPS 有奖直播 | FPGA 大电流电源的恒定导通时间 (COT) 控制 直播中！

EEWORLD社区 2025-5-23

 0

MCU驱动使用（三）

HIZYUAN 2025-5-16

 1

MCU驱动使用（二）

HIZYUAN 2025-4-30

 0

MCU驱动使用（一）

HIZYUAN 2025-4-24

 1

AG32 MCU 如何进入低功耗模式

HIZYUAN 2025-4-21

 2