[FPGA开发] DDR3初始化失败 校验失败

altera cycloneV ddr3初始化  校验失败（local_cal_fail为高）往哪方面找原因呀？  工程是官方例程改的，就改了器件型号、分配了引脚。下载下去后local_cal_fail为高。
配置如图。

引脚一个一个配的，并检查了一遍，没有问题。相关电平与阻抗通过tcl配置好的，编译后没有问题。复位是软件复位，8秒一个。我是非常纳闷为啥板子上也不搞一个硬件复位按键。

求大神指点一下，之前用的硬核连布线都过不了，说是pll有什么问题。后面改用软核，初始化一直有问题

问题解决了吗，什么情况？

运行tcl脚本的时候要仔细，千万不要点到example下的tcl，18.0下那个是5CGX的一个型号，核对一下你的pin location是不是和器件型号一致，