[讨论] reset问题

eeleader   2010-5-19 20:18 楼主
xilinx FPGA中,SRL可由LUT实现,在代码中不加reset信号,那么综合出来的结果就是只有LUT和register,如果加了reset后,综合出来的结果还有些FF,资源较多,故可以不加reset信号,但是在FPGA重新配置时,FPGA是否自己会主动复位,还是说保持上次配置值?
一个为理想不懈前进的人,一个永不言败人! http://shop57496282.taobao.com/ 欢迎光临网上店铺!

回复评论 (1)

FPGA在配置时,自动复位的,有专门的管脚完成这个功能呢
点赞  2010-5-20 13:58
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 京公网安备 11010802033920号
    写回复