[求助] ALTERA UNIPHY DDR2 初始化失败

孙凯   2018-11-1 22:52 楼主

使用quartus 15 生成uniphy DDR2 IP,上板测试发现pll和dll lock信号为高,说明时钟已经锁定。 但是local_cal_fail信号也被拉高(如下图),请大牛帮助。


  • altera_uniphy_ddr2.png

回复评论 (1)

顶上去
点赞  2018-11-14 08:59
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 京公网安备 11010802033920号
    写回复