[求助] 关于ddr4 的c0_init_calib_complete

最近调试DDR4，使用的FPGA是xilinx的xcku040-ffva1156-2-e ，之前可以用，比较正常，但是一段时间后ddr4总是随机自检，就是自检通过后，什么都不进行操作它自动自检，即mig核输出的c0_init_calib_complete这个信号拉低，之后再拉高，经过几天排查发现不是程序问题，就是fpga载板的问题，但是查不出具体哪里问题，同时制作的另一块板卡一直正常，请教大神们有没有遇到过这种情况的，请指教下，谢谢！