[讨论] FPGA HDL代码映射为单元电路的问题

eeleader   2010-5-26 08:43 楼主
在写好HDL代码后,在FPGA实现中要映射为一些基本的时序或组合电路。请问,在映射的时候,内部有没有什么规则?
一个为理想不懈前进的人,一个永不言败人! http://shop57496282.taobao.com/ 欢迎光临网上店铺!

回复评论 (1)

内部肯定有编译规则,比如IF ELSEIF  ELSIF  END IF  这样的结果编译器编译为级联的选择器!
一个为理想不懈前进的人,一个永不言败人! http://shop57496282.taobao.com/ 欢迎光临网上店铺!
点赞  2010-5-27 09:03
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 京公网安备 11010802033920号
    写回复