[求助] 关于vhdl的testbench问题的请教

刘123   2019-2-22 10:40 楼主
怎么给一个模块写testbench,模块下还有子模块,在testbench中已经例化映射了,也添加了激励,但是仿真的信号就是没有值;但是把模块中的源代码copy到testbench中,在模块中的仿真信号就会有值,但是子模块下的仿真信号仍然没有值,这是什么问题啊?

  • 微信图片_20190222103956.png

回复评论 (1)

打开后,中间没有信号的话,你可以把这个信号添加到界面后,然后重新运行一遍就可以了
点赞  2019-2-24 17:35
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 京公网安备 11010802033920号
    写回复