[讨论] Altera EP1C 中PLL的External Output Clock的使用

最近在调试板子时，想用PLL将输入时钟经过倍频、分频后得到三个新的时钟（c0，c1，e0）去驱动不同的电路,编译时会报错，错误是e0的时钟只能流入输出端口。原来c0、c1和e0在Cyclone 芯片中是不同的，而在Cyclone II和Cyclone III中，c0、c1和e0是不区分的。请问哪位达人指点一下Cyclone中PLL的External Output Clock怎样使用，以及External Output Clock与Core Output Clock的区别。

没有用过 ep1c系列的片子 。
只知道 E0 这个引脚是定死的 特殊应用管脚 不可以随便分配  貌似E0是专供SDRAM使用 。。。