[资料分享] FPGA逻辑设计注意事项列表

这是一个在逻辑设计中注意事项列表，由此引起的错误常使得设计不可靠或速度较慢，为了提高设计性能和提高速度的可靠性，必须确定设计通过所有的这些检查。
专业FPGA设计论坛3 [2 I5 \/ {3 N* X
　　可靠性3 k6 ]1 b( D3 R4 p! r/ \1 k
1 v! f) S! ?  h) E
　　1. 为时钟信号选用全局时钟缓冲器BUFG！
不选用全局时钟缓冲器的时钟将会引入偏差。FPGA设计网论坛 专业FPGA设计论坛2 |. o" x, ~- y. x- W
& y: o- R  J2 i2 c
　　2. 只用一个时钟沿来寄存数据FPGA设计网论坛 专业FPGA设计论坛6 ?& n8 t. m) |0 g' J7 O3 ~
使用时钟的两个沿是不可靠的，因为时钟的某沿或者两个沿会漂移。如果时钟有漂移而且你只使用了时钟的一个沿，你就降低了时钟边沿漂移的风险。这个问题可以这样来解决：就是允许CLKDLL自动纠正时钟的占空比，以达百分之五十的占空比。否则强烈建议只使用一个时钟沿。9 ^' _! Y4 H$ v$ O  C
   　3. 除了用CLKDLL或DCM产生的时钟外不要在内部产生时钟& _4 k; I* f5 V& G6 O$ x0 s( w' A
这包括产生门控时钟和分频时钟。作为替代，可以建立时钟使能或使用CLKDLL或DCM来产生不同的时钟信号。对于一个纯同步设计，建议在任何可能的情况下只使用一个时钟。1 f  s1 }' F; c8 O
　 4. 不要在内部产生异步的控制信号（例如复位信号或者置位信号）
内部产生的异步控制信号会产生毛刺，作为替代，可以产生一个同步的复位/置位信号。要比需要作用的时刻提前一个时钟周期进行这个异步信号的同步。
]2 @' P6 m+ S6 f; g1 y& g
　 5. 不要使用没有相位关系的多个时钟FPGA设计网论坛 专业FPGA设计论坛+ ?% q) T7 E$ c, G& u
也许并不总能避免这个条件，在这些情况下确定已使用了适当的同步电路来跨越时钟域，并已适当地约束了跨越时钟域的路径。www.fpga-design.net9 X8 R" x- \: V/ d, ?: h
( f1 ~4 ~& I7 u7 H' [1 M4 t- ^9 r
　 6. 不要使用内部锁存器4 o5 m( e* _$ X, D
内部锁存器会 混淆时序，而且常常会引入另外的时钟信号。内部锁存器在透明门打开时可以被看成是组合逻辑，但在门被锁存时可以被看成是同步元件，这将会混淆时序分析。内部锁存器常常会引入门控时钟，门控时钟会产生毛刺使得设计变得不可靠。9 ^9 K; O" l2 [. K9 D& ~
2 O# Y8 C9 A- z' l1 c' C4 G
　　 性能
1. 逻辑级的时延不要超过时序预算的百分之五十www.fpga-design.net7 h: P# t1 O$ l: c
每个路径逻辑级时延可以在逻辑级时序报告或布局后时序报告中找到，详细分析了每个路径之后，时序分析器将生成每个路径时延的统计量，检查一下总共的逻辑级时延，确保不超过时序预算的百分之五十。# y- e+ i8 K8 T7 O' _% r
, o8 \8 P4 u& t$ K: K" e
　　2. IOB 寄存器
寄存器提供了最快的时钟到输出和输入到时钟的时延。首先，有一些限制。& R+ H/ d6 M, l$ l" Q) S9 t* d( q
对于输入寄存器在从管脚到寄存器间不能有组合逻辑存在。对于输出寄存器，在寄存器和管脚之间也不能有组合逻辑存在。对于三态输出，在IOB中的所有的寄存器必须使用同一个时钟信号和复位信号，而且IOB三态寄存器必须低电平有效才能放到IOB中（三态缓冲器低电平有效，所以在寄存器和三态缓冲器之间不需要一个反相器）。www.fpga-design.net3 ~4 s* H( ?# n9 c9 R" [' b, r
必须使软件能够选用IOB寄存器，可以设置全局实现选项：为输入、输出或输入输出选择IOB寄存器。缺省值为关 off。
你也可在综合工具或在用户约束文件UCF中设定，使得能够使用IOB寄存器。句法为: INST <io_register_name> IOB = TRUE;
　　3. 对于关键的输出选择快速转换速率
可以为LVCMOS和LVTTL电平选择转换速率，快速的转换速率会降低输出时延，但会增加地弹，所以必须在仔细考虑的基础之上选择快速转换速率。www.fpga-design.net% Y2 ^9 ]0 M8 O, f
       4. 流水逻辑
如果你的设计允许增加延迟，对组合逻辑采用流水操作可以提高性能。在Xilinx的FPGA中有大量的寄存器，对每一个四输入LUT有一个对应的寄存器，在牺牲延迟的情况下，利用这些寄存器可以增加数据吞吐量。
L9 D
　　5. 为四输入的LUT结构进行代码优化; Q; N7 k3 U$ ~  X4 g9 n
记住每一个查找表可以建立一个四输入的组合逻辑函数。如果需要更大的功能，可根据“四输入组合逻辑”这个特性，分析、优化实现该功能所需的查找表的数目。9 Z6 E" \' q. t4 ~0 Z5 g4 e
　   6. 使用Case语句而不是if－then－else语句www.fpga-design.net4 R2 A8 a* m; \
复杂的if-then-else语句通常会生成优先级译码逻辑，这将会增加这些路径上的组合时延（现在大部分综合工具，可以把if－else的优先级逻辑层次打平）。用来产生复杂逻辑的Case语句通常会生成不会有太多时延的并行逻辑。对于Verilog，可以使用约束parallel_case。
　　7. 多用Xilinx自带Core generate6 }2 ~( f$ S. i& B. p
Core generate针对 Xilinx的结构进行了优化，许多块都可以允许用户配置，包括大小、宽度和流水延迟。查看设计中的关键路径，是否可以在核生成器中产生一个核来提高关键路径性能。避免由代码来推断，又麻烦，又不可靠。
   　8. FSM的设计限制在一个层次中
为了允许综合工具完全优化FSM，它必须在它自己的块中优化。如果不是这样的话，这将使得综合工具将FSM逻辑和它周围的逻辑一起优化。FSM不能包括任何的算术逻辑、数据通路逻辑或者其它与状态机不相关的组合逻辑。www.fpga-design.net" K0 R2 h) n  o/ u# o+ d
9. 使用两个进程或always块的有限状态机
下一个状态和输出译码逻辑必须放在独立的进程或always块中，这将不允许综合工具在输出和下一个状态译码逻辑之间共享资源。便于代码维护。
10.使用一位有效编码（one-hot、gray）FSM
一位有效编码通常会在富含寄存器的FPGA中提供最高性能的状态机。 
11. 为每一个叶级（leaf-level）块提供寄存输出
叶级块是可以推论的逻辑块，而结构级 (structural-level)的块仅例化较底层的块，这样就建立了层次。如果叶级块是寄存输出，则可使综合工具保留层次。这可使分析这些代码的静态时序变得比较容易。对module与module之间的边界信号（用时钟同步）进行寄存输出，可以使得各个块之间有确定的同步时序关系。! y9 V" t+ R1 A) [6 }4 ^: Q; y+ [
FPGA设计网论坛 专业FPGA设计论坛4 ^  {: \+ r# Z& @
　　12. 不同的计数器风格
二进制计数器是非常慢的。如果二进制计数器是关键路径，可以考虑使用不同风格的计数器LFSR、Pre-scalar或Johnson。! P2 N8 l* o9 }
　13. 设计必须被层次化的分成不同的功能块
首先是较顶层的功能块，然后是较底层的块，也应该包括特定技术的块。设计层次化使得设计更可读、更易调试、更易复用。
 `+ S3 ]! }4 _2 U! z' L3 b' ^/ K
　　14. 高扇出网络需要复制寄存器
可以通过XST或者synplify pro等综合工具的综合选项来进行控制。
       15. 利用四种全局约束来对设计进行全局的约束
周期（对每个时钟），输入偏移、输出偏移、管脚到管脚的时间。也许会有针对多周期路径、失败路径和关键路径的其它约束，但是必须从这四个全局约束开始。