[资料分享] 【FPGA百问】异步信号同步化，怎样设计？

经常设计中，我们需要对异步信号同步化设计，最简单的例子，比如，异步串口设计。

对于异步信号怎样同步化处理，推荐如下图：

简单分析：

                   初试态： R 为0，异步输入触发器正常工作。三个D触发器输出都为0；

                   异步输入的上升盐来后，第一个D触发器Q端输出高，并一直保持，经过两个系统时钟周期后，

                   最后一级输出高，对第一级D触发器RESET，则Q输出为0，一直保持，经过两个系统时钟后，最后一级输出为0，如此工作，检测到异步输入的上升沿。