mig2.3 dd2 design

1）如何使用MIG 生成的 example design 或 user design

2) update your design

3) 生成.bit;

在MIg生成的example design 或 user design 里包含par的文件夹，此文件夹里含有生成的ddr2的对应的管脚约束，按照说明，最好按照生成的约束文件来进行硬件的设计，但是实际的设计中为了布线考虑，可能会对某些管脚约束进行修改。如何利用修改后的ucf,在MIg中也提供了相应的update design来供我们选择。

首先，说明一下如何使用MIg生成的设计。

1）如何不用再ISE里新建Project，直接利用其MIg生成相应的.ise的工程文件；

在Par文件夹里，包含两个.bat的批处理文件(creat_ise.bat与ise_flow.bat),这两个文件用来生成相应的ISE工程文件。首先运行ise_flow.bat,然后运行creat_ise.bat;然后系统会自动生成相应的test.ise，此工程里面包含Mig生成的所有.v/.vhd文件以及相应的.ucf文件。打开test.ise即打开相应的工程。

2)Update your design

如果硬件设计与生成的.ucf文件有出入的话，需要Update相关文件来更新工程；

a.将Mig生成的.ucf文件更改成自己的约束文件；

b.添加相应的example design 或 user design mig.prj文件；

c.update

3）生成.bit文件

在本系统设计中用的两片ddr2的Components，采用单个cs,odt，ck进行控制，与Mig生成的ucf不同，先将ucfUpdate，没有出现错误，然后需要更改设计里面的关于ddr2的参数。更改后，在系统translate时出现错误，因为ucf里没有ddr2_ck与ddr2_ck_n，但是实际系统中确实有这两项，不过有一点不同：.v文件中，ddr2_ck[ck_width-1:0],ucf中为ddr2_ck,将ucf的ddr2_ck改为ddr2_ck[0],同样更改ddr2_ck_n后通过translate.

然后在map中出现错误，错误类型：没有对ddr2_dq设置电平标准。但是我记得在ucf里是有关于ddr2相关信号的IOstand的设置的，不知道是我在更改ucf中将这些项误删了还是Update里没有的。将ddr2信号的IOstand加入以后，map通过。Implementation完成。可以生成.bit文件。