dspbuilder占用的逻辑门比直接VHDL完成同一功能占用的逻辑门比较，哪个多，会多多少呢。
今天用DSPbuilder做了一个键盘消抖，状态机做的，最后所用的逻辑单元报告显示是50个，如果直接用VHDL编写呢，会不会少很多？
请问做过键盘消抖的大哥们都用了多少逻辑单元？
我用的是cyclone 3 epc40f484f
对于这个4万个逻辑单元的50个不算多，但是如果用几千个逻辑单元的FPGA这个好像就比较多了哦（1个按键是50个，我做了8个，一共用了400个.......）
一个为理想不懈前进的人，一个永不言败人！
http://shop57496282.taobao.com/
欢迎光临网上店铺！
京公网安备 11010802033920号
