关于vhdl程序包1164的用法

问下各位:
    在下面的代码中,为什么要用1164这个程序包?代码中并没有标准逻辑等数据类型啊?

谢谢.

  
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
  ENTITY control_stmts IS
PORT (a, b, c: IN BOOLEAN;
        output: OUT BOOLEAN);
  END control_stmts;
  ARCHITECTURE example OF control_stmts IS
  BEGIN
    PROCESS (a, b, c)
      VARIABLE n: BOOLEAN;
    BEGIN
      IF  a  THEN   n := b;
              ELSE   n := c;
      END IF;
      output <= n;
    END PROCESS;
  END example;

帮顶

帮顶

各位,谁知道啊

1164是标准集。写电路的时候，我们往往想都不想都先写这么一句，才不管用没用到。
实际上，大多数的VHDL电路使用std_logic和std_logic_vector作为端口定义。一般只有内部模块才会使用其他的类型来定义端口。
这是默认的规则。
该问题没有多大意义，知道就好。

谢谢.