[资料分享] Verilog009

至芯科技FPGA大牛   2021-3-5 14:26 楼主

009.pdf (225.16 KB)
(下载次数: 4, 2021-3-5 14:26 上传)


009.pdf (225.16 KB)
(下载次数: 4, 2021-3-5 14:26 上传)


 

回复评论 (1)

本章讲述Verilog HDL中的结构建模方式。结构建模方式用以下三种实例语句描述:
• Gate实例语句
• UDP实例语句
• Module实例语句
第5章和第6章已经讨论了门级建模方式和U D P建模方式,本章讲述模块实例语句。

点赞  2021-3-7 20:22
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 京公网安备 11010802033920号
    写回复