[资料分享] 学习Verilog-HDL的UART串行通讯模块设计及仿真

至芯科技FPGA大牛   2021-4-22 14:31 楼主

学习Verilog-HDL的UART串行通讯模块设计及仿真.pdf (996.04 KB)
(下载次数: 15, 2021-4-22 14:31 上传)


 

回复评论

暂无评论,赶紧抢沙发吧
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 京公网安备 11010802033920号
    写回复