[求助] Verilog中'*'号看做一个乘法器吗？

Verilog式子中有一个' * '就算使用了一个乘法器吗？

如果是在数组里面有一个' * '号也算使用了一个乘法器吗？如下语句：

ref_line0_data[0*36+:36];

使用的是

vivado进行综合仿真

看一下综合后结果，只是不建议直接这么用*

具体得看综合结果。可能会被优化掉，有些简单的也可能被综合成移位操作。一般用硬件乘法器建议要调用模块，编译综合器自己编译的话，结果不好预测

数组里面序号的*编辑软件应该会提前算出具体值再进行综合把？

一般不会这么用，需要考虑时序上的许多问题，同步逻辑多一些

一般是，如果位宽过小，不一定综合出dsp，具体看工具的综合结果

常量表达式也是综合工具进行处理的

最好用移位

请问大佬一般用什么软件进行综合