[求助] 问一个离谱的问题，为什么电容放电 要用电阻给它一个通路形成放电路径呢

问一个离谱的问题，为什么电容放电 要用电阻给它一个通路形成放电路径呢， 消耗掉电容释放的电荷？ 有人说 不加电阻电容放的点没有释放路径的话，就可能会损坏电路或者造成其他器件会误动作，，这就我不理解了，为啥加了电阻，电容释放的电荷就一定会通过该电阻呢？ 还有就算他通过了 该电阻，那不就是电压加在了电阻上，有了电流，那有了电流之后在电阻上不是照样形成电压了吗 这样不照样有一个电压，会造成跟电阻并联的元器件有了电压出现误动作吗？

能量转换，物质不灭，认知世界的法器

电阻两端确实会有电压 但是根据rc能知道电压下降曲线，这是个动态过程，ζ这个数大小决定泄放快满 模拟电路都是电压电流连续变化。单看一个瞬间很难理解了啦

加上这个电阻，无非是让电容放电放得快一些。如果没有电阻，电容放电可能非常慢。

没有路径怎么放啊？就和放水一样，你得有渠啊

电容直接短路放电的问题：

1.瞬间电流过大，容易损坏电容本身；

2.即使电容能忍受这个电流，放电回路的电流大会带来放电“开关”或回路电流过大；

3.大电流脉冲可能会引起周围敏感回路的干扰。

所以一般在放电时间允许的情况下，都会增加个合适的电阻，作为放电回路，限制放电电流。

那为啥这个加了电阻 放电电流就一定要通过电阻呢？ 万一别的元器件的阻抗比这个电阻小呢，那不是跑到别处去了吗

『万一别的元器件的阻抗比这个电阻小呢』

此处用 “阻抗” 非常不合适。“阻抗” 包括电阻和电抗，电抗又分感抗和容抗。只有电阻能够为电容放电，感抗和容抗都不能为电容放电。

加了电阻是放电慢啊 怎么加了变放电快了了RC  τ的时间变大了啊

别的地方阻抗比这个电阻小的路径不都是渠吗 。就算加了 这个电阻，那别的比这个电阻阻抗小的位置 不还是更容易通过电流吗

『万一别的元器件的阻抗比这个电阻小呢』

暂且把你所说的 “阻抗” 理解为单纯的电阻。如果别的元器件的电阻比这个电阻小，那就不必使用这么一个电阻为电容放电。若是设计者已经确知别的元器件电阻比这个电阻小，仍然要在电容上并联一个电阻为电容放电，此人必是对电路一知半解，比着葫芦画瓢设计的电路。

那就改成电阻把，我的意思是就算加了这个电阻，那电路中可能有别的路径比这个电阻小的路径，那这个放电电流不是照样流到别处去了吗

凡是需要这么一个电阻为电容放电的场合，必是别的元器件电阻非常大，不能使此电容在需要的时间内放电，才加上这么个电阻放电。

『加了电阻是放电慢啊 怎么加了变放电快了』

这个，我只能说，回去好好想想吧。

『加了电阻是放电慢啊 怎么加了变放电快了』

不错，时间常数是RC之积。

我且问你：你说 “没有电阻”，是指R为无穷大，还是指R为零？不并联这么个电阻，R是无穷大！

实际电路是这样的防反接的Pmos后 面有个100U的点解电容电容，在开关关闭之后点解电容会放电的，这个时候需要一个泄放电阻在PMOS后面

『那这个放电电流不是照样流到别处去了吗』

流到别处去，就是给电容放了电。这种情况，见12楼和14楼。

就是这个么电路，后面再接个电解电容 ， 断开的时候往回放电，然后R1形成了一个泄放回路 

画出图来吧。谁能知道你的P沟MOS、电解电容和开关上怎么联接的。

当年拉格朗日写过一部《分析力学》，里面没有一幅图。这部《分析力学》乃是古典力学的颠峰之作。但拉格朗日则可，我辈怕是万万不可。