选用CD4046用作倍频，将输入的频率50HZ倍频256倍用于控制AD采样，但是输出的频率老是跳变。而且后来调试时，我直接把输出脚和反馈脚短接，输出频率还是跳变。
当倍频256倍时，R1选择100K ,C1=470pF,R2不接，R3=1M,R4=100K,C2=2.2uF
当不倍频时， R1选择1M ,C1=0.047uF,R2不接，R3=1M,R4=100K,C2=2.2uF
这两种结果都会在一号管脚输出一个瞬间低电平，证明没有锁住相，频率也会不停的跳变。
这两种情况用两个比较器都试过，比较器一的结果会好一些，但是是锁不住相，有高手知道原因的，帮我分析分析，谢谢啦
倍频要有分频器
另外,它是异或的,所以输入方波更好些,用比较器2对占空比要求低,频率跟踪特性更好.
VCO的中心频率如果接近你的目标频率,就很容易锁定
我先大概讲一下设计原理，采集电网的频率，整形为方波信号，送入FPGA分一次频，输出频率大概为25HZ的方波信号，输入到CD4046的输入管脚14脚，输出管脚接入到FPGA进行分频，分频512倍输出到CD4046反馈管脚第三脚。其中输入CD4046 14脚的信号肯定是方波信号，但是反馈的信号是FPGA对4046的输出信号的上升沿计数，占空比不是绝对的50%。所以就用不了比较器一。
Great_Bug你说的中心频率和目标输出频率接近，我对照数据手册，选择的R1和C1，应该很接近VCO的中心频率，目标频率大概为12.8K，选择R1=100K,C1=470pF,VDD=5V,这样选择中心频率很接近12.8K。
想请问一下，在选择环路滤波器的参数时，有没有计算公式之类的，R3,R4和C2如何确定其参数。
还想请问一下，CD4046是否对较低频率锁定不行啊，只能锁定高频信号，我把频率提高到50K，就能够锁定了。
那可能是你的"环路滤波器"没弄好...它的时间常数要比相位比较器输出脉冲宽度大,至少2~3倍....
频率锁定了之后，一脚的电平是否应该一直是高电平，出现瞬间低电平正常吗？
请问一下具体怎么设置这个时间常数啊，相位比较器输出脉冲宽度是从什么地方可以获得啊。
环路滤波器的时间参数是不是 r=(R3+R4)*C2,
相位比较器输出脉冲宽度是什么啊
现在我也遇到了和你同样的问题，请问你怎么解决的？谢谢！我的邮箱xjxabcd@126.com
京公网安备 11010802033920号
