[分享] 摘自ADS信号完整性仿真书籍（如何减少电路设计中的串扰）

从串扰的概念就可以看出，不管怎么样，串扰是无法消除的。综上所述，我们可以看到串扰不仅会引入噪声，还会影响到信号时序。所以很多工程师在进行高速电路设计时，都会非常重视对串扰问题的处理。当然，由于篇幅有限，本书也不能把所有与串扰有关的因素都以案例呈现给大家，结合前面做的一些案例对比以及一些工程经验，对于如何减少串扰可以给出一些基本结论：
尽量减短传输线之间的耦合长度，尽量保证在耦合饱和长度之内。
尽量增加传输线之间的耦合距离，能保证3倍线宽的规则更好。
在满足信号完整性的前提下，尽量使信号的边沿时间不要过于陡峭，减缓上升的
速度。
对于耦合长度比较长的高速传输线，尽量布到内层的带状线层，可以大大地减少远端串扰。当耦合距离比较短时，可以布线到微带线层，这样可以减少过孔带来的影响。
在满足工艺要求的情况下，信号层尽量靠近参考层。
当相邻层都是信号层时，布线尽量避免相邻层平行布线。最好做到垂直布线，使
串扰最小化。
尽量要满足传输链路的阻抗匹配，阻抗不匹配会使串扰加大。
在空间足够大的情况下，可以考虑给高速信号线加屏蔽地，屏蔽地上要有适当的
地孔。
高速传输线尽量不要布到PCB板的边缘，最好保证达到信号到参考层的距离的20
倍以上。
当然，再多的结论也比不上对每一种情况进行精确的仿真和测试的指导，所以，对于一些比较高速、高密度的设计，尽量以仿真来指导设计，然后通过多方的验证最终确定设计。

学习学习