TLB（Translation Lookaside Buffer）是处理器中的一个重要组件，可以译为“快表”或“旁路转换缓冲”，其主要功能是将虚拟内存地址翻译成实际的物理内存地址。TLB中的项由两部分组成：标识和数据。标识中存放的是虚地址的一部分，而数据部分中存放物理页号、存储保护信息以及其他一些辅助信息。
当处理器需要在主内存中进行寻址时，它会首先查看TLB中是否已有相关的虚拟地址到物理地址的映射。如果TLB中存在这样的映射，处理器就可以直接从中获取物理地址，这大大减少了因为MMU（内存管理单元）导致的处理器性能下降。只有当TLB无法完成地址翻译任务时，处理器才会去内存中查询页表。因此，TLB的存在显著减少了页表查询次数，从而提高了处理器性能。
在软件层面，操作系统会采取一些策略来管理TLB。例如，操作系统会使用直觉来预判下一个将要被引用的页，并提前将其放入TLB。此外，当发生TLB缺失时，操作系统会负责查找缺失的页，从TLB中移除一个记录，输入新的记录，并重启发生故障的指令。这个处理过程必须在一小撮指令内完成，因为TLB缺失发生的频率要比页面缺失发生的频率高。
TLB（Translation Lookaside Buffer）作为高速缓存的一种，其重要性在于将虚拟地址到物理地址的翻译结果存储在TLB表项中，从而加速地址转换过程。TLB的主要功能和特性包括：
- 缓存页表项：TLB的主要功能是缓存页表项，减少访问物理内存中的页表所需的时间。页表是存储虚拟地址到物理地址映射信息的数据结构，通常存储在物理内存中。每次CPU访问一个虚拟地址时，都需要通过查找页表来获取对应的物理地址。TLB的缓存作用使得CPU在访问内存时，可以首先在TLB中查询是否有对应的表项，从而避免直接访问物理内存中的页表，大大提高了地址转换的速度和效率。
- 快速地址转换：TLB通过缓存虚拟地址到物理地址的映射信息，能够迅速地将虚拟地址转换为物理地址，从而加快内存访问速度。当TLB命中时，处理器可以直接使用TLB中的物理地址进行内存访问，无需再到MMU中查询页表，这大大减少了查询页表所带来的延迟。
- 减少内存访问延迟：由于TLB通常集成在CPU内部，并且采用高速缓存技术实现，因此访问TLB的速度远快于访问物理内存中的页表。这减少了内存访问的延迟，提高了系统的整体性能。
- 支持多级页表：在现代操作系统中，为了支持更大的虚拟地址空间和更灵活的内存管理，通常采用多级页表结构。TLB可以缓存多级页表中的各级页表项，使得地址转换过程更加高效。
ARM64的内存管理涉及到多个关键组件和概念，这些共同确保系统能够有效地分配和使用内存资源。以下是一些关于ARM64内存管理的核心要点：
-
内存管理单元（MMU）与地址空间：
- MMU负责内存管理，包括虚拟地址到物理地址的转换。在ARM64中，虚拟地址空间被划分为用户空间和内核空间，两者都有各自的范围。
- ARM64支持48位或52位的虚拟地址空间，尽管实际的宽度可能根据具体实现有所不同。
-
TLB（Translation Lookaside Buffer）：
- TLB是一个缓存结构，用于存储虚拟地址到物理地址的映射，以加速地址转换过程。当CPU需要访问内存时，它首先会检查TLB中是否有相应的映射，这可以显著减少访问页表所需的延迟。
- 当TLB未命中时，CPU会访问页表以获取所需的映射，并将结果存储在TLB中以备将来使用。
-
页表与多级页表：
- 页表是存储虚拟地址到物理地址映射的数据结构。在ARM64中，可能使用多级页表来支持更大的虚拟地址空间。
- 当页表被修改时，例如操作系统更新内存映射时，需要使旧的TLB表项无效，以确保地址转换的准确性。ARM64架构提供了TLBI指令来实现这一功能。
-
内存分区与碎片管理：
- 内存管理策略包括固定分区和动态分区。固定分区在系统编译阶段将内存划分为多个静态分区，而动态分区则根据进程的大小动态地建立分区。
- 动态分区虽然避免了内部碎片，但可能会产生外部碎片，即内存中某些空闲分区由于太小而难以利用。
-
操作系统角色：
- 操作系统在内存管理中发挥着关键作用。它控制哪些内存是可见的，以及哪些虚拟地址可以访问特定的内存区域。这允许操作系统对应用程序进行沙箱处理，并提供对底层硬件的抽象。
- 操作系统还可以将内存的多个碎片物理区域作为单个连续的虚拟地址空间呈现给应用程序，从而简化应用程序的内存管理任务。
京公网安备 11010802033920号
