这里有玩Quartus II的伐? 用VHDL编过计数器的帮忙

darkgrass   2008-1-15 17:55 楼主
先声明 偶才接触这东西10来天的样子 不怎么熟练 外加这边的人看上去似乎都是专业的= =
最好能给点指导 或者能给个计数器的实例看下 我一般情况下就能搞懂了

以下这段实验用的东西为啥通不过编译呢?
LIBRARY ieee;
USE ieee.std_logic_1164.all;


--  Entity Declaration

ENTITY test IS
        -- {{ALTERA_IO_BEGIN}} DO NOT REMOVE THIS LINE!
        PORT
        (
                input : IN STD_LOGIC;
                output : OUT STD_LOGIC
        );
        -- {{ALTERA_IO_END}} DO NOT REMOVE THIS LINE!
       
END test;


--  Architecture Body

ARCHITECTURE test_architecture OF test IS

       
BEGIN
        output <= input;
END test_architecture;

问题是这样
Info: *******************************************************************
Info: Running Quartus II Analysis & Synthesis
        Info: Version 7.2 Build 151 09/26/2007 SJ Web Edition
        Info: Processing started: Tue Jan 15 17:30:43 2008
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off test -c test
Warning: Can't analyze file -- file C:/Documents and Settings/Alucard/My Documents/study/test/block_name.vhd is missing
Info: Found 1 design units, including 1 entities, in source file test.bdf
        Info: Found entity 1: test
Warning: Can't analyze file -- file C:/Documents and Settings/Alucard/My Documents/study/test/=1.vhd is missing
Error: Can't compile duplicate declarations of entity "test" into library "work"
        Error: Found entity "test" in file test.bdf
        Error: Found entity "test" in file test.vhd
Info: Found 2 design units, including 1 entities, in source file test.vhd
        Info: Found design unit 1: test-test_architecture
Error: Quartus II Analysis & Synthesis was unsuccessful. 3 errors, 2 warnings
        Info: Allocated 150 megabytes of memory during processing
        Error: Processing ended: Tue Jan 15 17:30:48 2008
        Error: Elapsed time: 00:00:05

回复评论 (13)

你保存的文件名有问题
点赞  2008-1-16 11:11
test.vhd~~~
点赞  2008-1-23 16:27

4楼 dzt 

不明LZ在说什么
点赞  2008-5-1 16:17
同问,请知悉者不吝赐教。
点赞  2008-12-10 13:33
恩,文件名和实体名应该要一致。
点赞  2008-12-11 11:15
应该就是如同楼上说的,文件名和实体名要一致
当然你也可以把这个文件设置为顶层文件!
点赞  2008-12-12 12:49
vhdl保存的文件名需要与实体名一致 也就是说你的保存的文件要叫test
点赞  2008-12-13 08:52
ding
点赞  2008-12-13 10:06
block_name.vhd is missing

看看文件的名字
点赞  2008-12-13 12:51
VHDL要求文件名和实体名要一致
你的文件名称应该保存为test

并且想编译通过的话需要将文件置为顶层文件,也就是将现在你编辑的文件激活为当前文件,要不然系统编译的还是上一次的文件
点赞  2008-12-23 09:45
引用: 引用 10 楼 skye_ld 的回复:
VHDL要求文件名和实体名要一致
你的文件名称应该保存为test

并且想编译通过的话需要将文件置为顶层文件,也就是将现在你编辑的文件激活为当前文件,要不然系统编译的还是上一次的文件

为什么eeworld没有sopc模块呢?
点赞  2008-12-24 01:47
保存的文件名和实体必须一样才可以
点赞  2008-12-29 11:34
引用: 引用 11 楼 benwang_ 的回复:
引用 10 楼 skye_ld 的回复:

VHDL要求文件名和实体名要一致
你的文件名称应该保存为test

并且想编译通过的话需要将文件置为顶层文件,也就是将现在你编辑的文件激活为当前文件,要不然系统编译的还是上一次的文件

为什么eeworld没有sopc模块呢?
eda也没,有必要设一个
点赞  2009-1-4 19:54
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 京公网安备 11010802033920号
    写回复