有关Verilog HDL 的问题

本人最近正在用VeriLog HDL语言编写一个异步FIFO，我采用的是二进制转换为格雷码来判空判满。但能力有限，两天下来都没有结果，希望得到高人指点。

xlinx 公司内部的这种 异步FIFO一般也是用格雷码来来判断空满的。
不过用的时候会有最好和最坏情况，有些时候标志位起来后，
数据还不一定能读出来，要delay几个中

哦，看来还有更好的办法了。我们还一位转换为格雷码是最佳办法了，以前用D触发器和比较器，那效果更差。