IS61LPS51236A SSRAM fpga控制 分析

IS61LPS51236A  DATASHEET 如下：

61VPS_LPS-51236A_102418A.pdf (369.96 KB)
(下载次数: 83, 2010-7-30 13:51 上传)

上图为SSRAM 模块图，清晰表示了SSRAM各个管脚的关系，一目了然，下面这张图说明管脚功能：

看看SSRAM 读写时序图：

从上面分析，FPGA 怎样读SSRAM，

1。 首先保证时钟系统输入方波时钟；

2。 ADSP#,ADSC# 等相关输入管脚初始化无效；

3。 关键一步，保证ADSLP#, 读地址，偏选（CE#,CE2,CE2#) ,在同一系统时钟，上升沿有效（正确值）；

4。 下一个时钟，上面的相关信号无效，OE#有效，

5。 下一个时钟就收到读数据了。

同理：可以从SSRAM写时序图，分析FPGA 控制方法，SSRAM写时序图如下：

这片子贵吧？