运行结果提示：
the arc between pins 'CK' and 'D' is negative, which is not allowed. To make it positive, the maximum hold value has been adjusted from 0.729405 to 0.782819.
请问：1. 修改那里，才能保证是正值。
2. 有没有可能是时序约束没有写好造成的，和设计无关呢？
3. the maximum hold value has been adjusted from 0.729405 to 0.782819. 是已经自动修改过的意思吗？
一个为理想不懈前进的人，一个永不言败人！
http://shop57496282.taobao.com/
欢迎光临网上店铺！
应该是你的时序约束不欠当，导致PT做路径时序分析时遇到问题。
运行结果显示的D信号是不是顶层模块的外部输入？如果是，input_delay如何设置的？
D信号与clk是否是同时钟域的？
京公网安备 11010802033920号
