讨论: FPGA 设计中用上升沿触发寄存器还是下降沿

eeleader   2011-2-23 10:56 楼主
经常做FPGA设计, 习惯都用上升沿触发, 但从来没有考虑过, 用上升沿触发寄存器还是下降沿触发是否有区别?请各位发表高论
一个为理想不懈前进的人,一个永不言败人! http://shop57496282.taobao.com/ 欢迎光临网上店铺!

回复评论 (2)

如果是全局同步时钟,逻辑也都是同步的,那么应该是一样的
点赞  2011-2-23 11:46
貌似有区别的,一般使用上升沿,哪里资料看到过,我再查查
点赞  2011-2-23 14:34
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 京公网安备 11010802033920号
    写回复