一个常用的滤波电路可能引起的问题

eeleader   2011-3-15 08:35 楼主
  在一个FPGA(EP1C06)的控制板,设计了如下的时钟电路为其提供时钟:
该电路一般情况下, 能正确为FPGA提供时钟(20MHZ), 但是,在某种情况下,由于外界条件改变,
L1与C构成谐振电路,影响晶振正常输出. 使FPGA的时钟电路不能正常工作.如上面图中的参数,
f=1/2*3.14(LC)(开方) =0.16MHZ, 如果由于某种条件情况下,引起谐振,则输出时钟上就变为20.16MHZ, 引起
所有的FPGA程序不能正常工作!
  解决这个问题的办法,去掉电感,破坏谐振条件!

回复评论 (10)

嗯,看过几个开发板的晶振部分都是没有电感的……
点赞  2011-3-15 11:02

回复 楼主 eeleader 的帖子

看图纸的原意是为有源晶振提供一个“干净的”电源,楼主的帖子讲在某些情况下去掉高频扼流圈(图中的电感元件),破坏谐振条件。
如果我们在有源晶振的VCC与GND间再加上一个与C170等值的电容,形成“派型滤波电路”的话,情况又会如何呢?
点赞  2011-3-15 11:39

回复板凳:

   如果用"派型滤波电路", 情况可能会好些. 但是能否完全杜绝这种现象发生的, 这个我还不知道! 我认为最好还是只用电容滤波就可以了.

一个为理想不懈前进的人,一个永不言败人! http://shop57496282.taobao.com/ 欢迎光临网上店铺!
点赞  2011-3-16 08:34
有源晶振的电源管脚去耦就不要用电感咯!
科学家研究已有的世界,工程师创造未来的世界!
点赞  2011-3-16 12:19
一般不会加电感吧,我都加磁珠。
点赞  2011-3-16 13:29

回复 6楼 00750 的帖子

磁珠跟电感本质上没有区别,磁珠也是起到电感的作用,更高频扼流圈是一样的。
点赞  2011-3-16 18:27
为什么电源的滤波电路谐振的频率会和晶振自身的频率累加?
点赞  2011-3-16 18:28
偶也来学习一下嘿嘿嘿顶一个
点赞  2011-3-16 18:50

回复 7楼 wstt 的帖子

应该有区别吧,起码电感的单位是亨,磁珠的单位是欧姆吧,磁珠只对高频有效,对低频无效,并且是耗能器件,不是储能器件,它是把高频干扰变能热能消耗掉,而不是反弹回去。至于它本身的电感量应该非常小吧,即使与电容谐振谐振频率也会非常高。至于楼主说的为什么会谐振就不知道了,还等高人解答。
点赞  2011-3-16 19:25
LC 谐振引起电压有干扰信号传递到输出了!
一个为理想不懈前进的人,一个永不言败人! http://shop57496282.taobao.com/ 欢迎光临网上店铺!
点赞  2011-3-17 13:33
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 京公网安备 11010802033920号
    写回复