ｆｐｇａ怎么设计ｆｉｒ滤波器

紧急求助，怎么用ｆｐｇａ设计一个中心频率为５００Ｈｚ，最大衰减为１０ｄｂ的ｆｉｒ滤波器，需要注意些什么？

我之前设计过一个，是用IP核做的，不过三年前了，很多东西都忘记了，现在还要重新学习FPGA

使用IP核是最简单的做法之一，但是很多的ip核并不能下载进去，对于学习也没有很大的益处。也可以尝试使用dsp builder来设计。

我也在弄这个东西呢，万事开头难，一起努力。

通过最近这些天看书，研究了一下fir，发现fir的系数是用别的软件计算出来的（我发现我太笨了）。我把这些系数（假如有10个）比作在房子中按照一定顺序排成一排（这个顺序是用软件计算出系数时就定下来了了的）的10个人的重量。待滤波的数据也比作在房子外的人的重量，至于多少个人，由待滤波数据的个数而定。外面的人还没有进去时，房子里面人的重量是固定的，外面的人按照时间上的先后顺序进去，和里面的人握一遍手后出去。这个过程中房子里面人的总重量会发生变化。房子里面人的总重量作为fir的输出。不知这个比喻合理没有？求大牛认证。

fpga实现软件滤波，采样频率，截止频率等影响滤波系数。

用system generater 实现。有一本书是讲数字信号处理的FPGA实现的，上面有FIR的VHDL和Verilog源代码

请参看《Digital signal processing with FPGA》这本书，网上有下载的

首先确定FIR 滤波器技术指标：

   1. 低通还是带通或高通，或着某个中心频率；

   2. 增益

   3. 幅频特性；

   3. 相频特性；

根据技术指标选择FIR 滤波器模型；（比如直接型，频率采样型，级联型等等)

利用MTALAB , 计算选择模型的系数,

 

把求到的系数代入选择模型的输出公式!

 

在FPGA实现上面的公式!

matlab 有filter 设计工具

我师兄毕设是有关FPGA滤波实现的，其中的滤波系数是通过matlab算出来的，然后存入rom中，硬件实现的时候对其中的系数进行调用