引用: 原帖由 常见泽1 于 2011-11-28 23:31 发表这个超出我的范围了 牛了
前辈......我感觉将FPGA作为一个外设挂载在ARM上，地址线一般应该是用来确定存储空间大小的吧，那么可能是指FPGA作为一个外设的存储空间大小？
由于我刚开始学FPGA，对个中细节还非常不了解，但是马上又要画原理图了...所以恐怕没时间再细看FPGA了....求前辈指点
引用: 原帖由 00750 于 2011-11-29 08:37 发表
感激涕零，感谢前辈指点~前辈的话太对症下药了，我就是目前不了解具体情况，因为这个小课题从头到尾就是我一个人做，现在必须从硬件设计的原理图部分开始，所以对FPGA里面的好多细节都没有深入理解，只是参考大量资料，而具体怎么用HDL语言设计FPGA，要等我下学期把PCB画出来才能开始着手做，所以我现在是处在一个知道系统框图和功能的状态，知道要用FPGA作为外设来进行AD转换，但并不知道具体怎么用HDL来实现。对于数据线，这是FPGA要把转换的数据传给ARM的，所以和AD转换的精度有关，我们可以采用16位数据线相连，让高几位始终为0就可以了。
对于前辈指点我的地址线的根数，那么就是由我用HDL语言实现的部分所用的寄存器多少以及DPRAM容量所决定的对吧，也就说地址线的根数和我的编程的实现是密切相关的对吧？
于是，我的地址线弄个10几根是没有坏处的~可以防止不够用，对么~（虽然我看有些资料有3根地址线的...多的有14根地址线的...）
[ 本帖最后由 qrswll 于 2011-11-29 09:12 编辑 ]引用: 原帖由 00750 于 2011-11-29 08:37 发表
确实是个菜鸟引用: 原帖由 chenzhufly 于 2011-11-30 09:22 发表确实是个菜鸟问题都表述不清楚 最起码你要尽可能详细的告诉别人你要干什么 ！比如使用的哪款ARM，哪款FPGA，哪款ADC，你的原理图是怎么设计的 ？等等 裸聊一点意义都没有，纯属扯淡了
，我目前在原理图设计阶段，ADC用16位的串行输出的ADS8320...ARM用2440，FPGA准备用EP1C12Q240....我的问题是不知道ARM和FPGA之间用多少根地址线相连（即不知道ARM和FPGA之间的接口如何设计）......
引用: 原帖由 chenzhufly 于 2011-11-30 09:22 发表
，我现在在原理图设计阶段，我用的ARM是S3C2440，FPGA用的是EP1C12Q240，AD芯片用的是ADS8320（16位精度串行输出），我的问题是不知道ARM和FPGA之间应该用多少根地址线相连（也就是对ARM和FPGA之间的硬件连接电路不太明确）。。。求前辈指点
引用: 原帖由 chenzhufly 于 2011-11-30 11:37 发表
感谢前辈指导，非常感谢。努力学习ING
引用: 原帖由 qrswll 于 2011-11-30 09:59 发表，我目前在原理图设计阶段，ADC用16位的串行输出的ADS8320...ARM用2440，FPGA准备用EP1C12Q240....我的问题是不知道ARM和FPGA之间用多少根地址线相连（即不知道ARM和FPGA之间的接口如何设计）......
还是没说清楚是要做什么东西的，FPGA用来做高速AD的采样做FIFO，那还要看你的深度是什么样，得出的数据送给ARM，这个ARM又做什么处理工作，比如说就只是显示一个电压数据还是什么样。ARM是否需要和FPGA有相关的指令，还是FPGA只管送出数据就可以，不管ARM那边处理的什么样。如果你只是做个对AD采样那何必还用一个ARM9呢，
引用: 原帖由 ou513 于 2011-11-30 20:48 发表
其实我现在还没做到HDL语言设计阶段（画原理图），以前也没学过，就找本书看了一周，所以说对于ARM和FPGA连接这一块很模糊。大致的过程应该是这样的：ARM可以通过系统总线直接访问内建在FPGA内部的双口RAM以及控制寄存器等资源，通过直接往FPGA中的寄存器写入命令控制字间接的实现对数据流的控制。我的理解是可能需要这几个模块：ADC接口模块，双口RAM模块，ARM接口逻辑模块，控制寄存器模块。。。其中AD转换是一个多路的，需要选择输入具体哪一路的模拟量（加了模拟开关选择），整体功能主要是针对AD的数据采集，只不过在ARM部分设计了很多接口和多种通信方式。（加FPGA相当于多点想法，多学点知识...）感谢前辈:carnation:
京公网安备 11010802033920号
