文章针对FPGA与DSP之间的总线协议,建立FPGA与DSP总线通信的接口框架,根据不同类型的DSP设计相应的时序协调电路,保证DSP与外部器件之间高速稳定的数据通信。使用该设计方法在Quartus Ⅱ进行仿真,时序满足DSP的读写时序要求。实验证明该方法满足实际使用要求。
一个为理想不懈前进的人,一个永不言败人!
http://shop57496282.taobao.com/
欢迎光临网上店铺!
文章针对FPGA与DSP之间的总线协议,建立FPGA与DSP总线通信的接口框架,根据不同类型的DSP设计相应的时序协调电路,保证DSP与外部器件之间高速稳定的数据通信。使用该设计方法在Quartus Ⅱ进行仿真,时序满足DSP的读写时序要求。实验证明该方法满足实际使用要求。