关于statix的FPGA的POR时间

wstt   2011-12-18 09:26 楼主
看到stratix都有一个POR时间配置引脚,根据该引脚配置电平的不同,可以设置FPGA的POR时间长短。
想请教下大家,这个POR时间有什么影响呢?

回复评论 (1)

帮你顶起来,相信会有更多的人看到你的问题,让会的人帮你解决问题,这样就好了,是吧,呵呵 希望你早日得到想要的回答
我爱电子!
点赞  2011-12-18 13:40
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 京公网安备 11010802033920号
    写回复