[求助] 关于FPGA同时输入两个HDMI信号的问题

各位大神，小弟从来没接触过FPGA和Verilog,但是我们组的Senior Design Project是想把两个HDMI的电视信号输入进FPGA，最后输出的电视信号是一个。我们想达到的效果就是一个TV屏平均分成为两个channel. channel 1是HDMI信号1，channel 2是HDMI信号2， 就是有点像画中画技术，但是跟画中画不一样的是屏幕要一半一半。不好意思，中文表达能力有限！希望大家给点建议，给小弟列一个ouline.具体该怎么实现，从哪里还是入手。谢谢大家！ BTW,不一定是HDMI信号，VGA信号也行。

[ 本帖最后由 wenyuanxiao 于 2012-2-16 01:53 编辑 ]

(1)熟悉verilog代码规范
(2)了解FPGA原理机制
(3)熟悉视频信号格式原理
具体实现就是两路视频信号进入FPGA，将两路视频进行缩放后整合成一路视频流输出显示。

建议了解系统知识，了解应用！