[求助] FPGA的pll

tianma123   2012-2-27 15:35 楼主

FPGA有4个pll,每个pll有4个输入,

这几个pll有区别?为什么要这么多,连接到全局时钟,这几个pll作用应该相同吧

开发板上有两片晶振,因为一个pll有4个输入,所以将这两片晶振都连接到一个pll上的两个输入脚上,感觉这样不如连接到两个pll上,有区别?

 

 

 

回复评论 (1)

4个pll可以提供4个不同时钟
http://item.taobao.com/item.htm?id=12366456386 Arduino 兼容的  maple
点赞  2012-2-27 16:18
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 京公网安备 11010802033920号
    写回复