[资料分享] 【设计工具】大型设计中FPGA 的多时钟设计策略详解

        利用FPGA 实现大型设计时，可能需要FPGA 具有以多个时钟运行的多重数据通路，这种多时钟FPGA 设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟，以及如何进行布线，本文将对这些设计策略深入阐述。

大型设计中FPGA 的多时钟设计策略详解.pdf (210.83 KB)
(下载次数: 67, 2012-3-23 15:21 上传)