[求助] 用verilog写两个数差的绝对值

回复 楼主 yuechenping 的帖子

我以前用补码做过，但效果也不是很理想，后来用比较的方法来判断，
绝对值无非就是求差出来的结果不能为负，
所以，我判断两个数，
module( input clk,input a,input b,output c);
always@(posedge clk)
begin
if(a>=b)  c<= a-b;
else  c<= b-a;
end
仿真后发现，挺正常，希望可以帮到你

回复 沙发 jokeboy999 的帖子

我也用补码做过，看出来的波形好像是那么回事儿，谢谢你的指教哈

用补马做最好的

例如;

eg    a<=c-b;

 

求a 绝对值

    如果A>0(可以判断a的符号位），就是A；

、否则A<0，则就是0-A!

学习啦！！！！支持