浮点数的硬件实现提问?

changhcl   2012-4-10 21:04 楼主
在计算机体系结构中有关于浮点数的运算的那一块,浮点数的表示可以是单精度的和双精度的,单精度的是32位,双精度是64位的(如果记得不错的话),那么现在的问题的是如果我有一个4为的输入,不一定是整数,那么我用这个输入乘以一个浮点数,例如0.75,应该如何用Verilog来实现呢?求与高手讨论:

回复评论 (1)

请参考VERILOG中关于这方面的定义.!

一个为理想不懈前进的人,一个永不言败人! http://shop57496282.taobao.com/ 欢迎光临网上店铺!
点赞  2012-4-12 12:54
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 京公网安备 11010802033920号
    写回复