[求助] 小白遇到了很神奇的情况。。。。。求解答。。。。。。

今天用fpga内置锁相环分频10M提供时钟给ADS805做AD采样，500khz的波形，fpga时钟输出端为了减小时钟过冲和地串接了一个10pf的电容，结果出来的波形很丑，但是手一握住电容波形就一下子漂亮了，放开就变回来，向各位大神求助。。

由于你的10pf电容和寄生电阻构成滤波器，所以对时钟频率进行滤波，导致波形变形。去掉10pf后应该没问题了。

加电容去过冲，有创意！

回复 楼主 luxinexcs 的帖子

第一次听说串接电容来减小过冲的，没试过不敢妄加评论。

一般是串接电阻来减小过冲的，根据过冲的大小串接阻值与之相匹配的电阻，能有效减小过冲，你试试看。

l楼主的问题怎么样了，不见回音。