[求助] Verilog非整数分频问题

lostarthur   2012-8-22 15:52 楼主
怎样将50M时钟分频成36M?不用IP核代码怎么写?

回复评论 (4)

50M先倍频后分频。
一个为理想不懈前进的人,一个永不言败人! http://shop57496282.taobao.com/ 欢迎光临网上店铺!
点赞  2012-8-22 21:13
小弟初学verilog,求版主大人明示,怎样倍频?不胜感激~
点赞  2012-8-22 23:05
看看你的FPGA里面是否有PLL,有PLL则就好办了。否则必将难办
一个为理想不懈前进的人,一个永不言败人! http://shop57496282.taobao.com/ 欢迎光临网上店铺!
点赞  2012-8-23 22:22
是CPLD,没有PLL核,算了,我还是改成其他采样频率吧。8KB用户闪存可以存数据查表么?
点赞  2012-8-23 23:25
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 京公网安备 11010802033920号
    写回复