主要实现功能：系统中有两块FPGA板子，其中一块板子是主机，另一块板子是从机，主要实现的功能就是实现主从机之间通信，读取数据，我现在做的是从机模块，根据地址，从数据总线上读取数据，从机带有外设，将外设信息通过数据总线传回给主机。两块板子都采用的xilinx的XC3S50AN，
问题：从数据总线读时，有延迟；写数据时，也采用三态总线，data_tmp，都有数据了，OE也使能了，但就是不能讲数据写到data总线上。
大家可以仿真看看波形，我现在第一感觉，可能是信号冲突了，源码文档和测试代码里面对inout 信号 data都操作了
各位大侠帮忙看看，谢谢
京公网安备 11010802033920号
