[求助] ISE VHDL 状态机的输出持续时间

timdong   2012-12-7 04:36 楼主
用 when case写了一个状态机,但是每个状态控制信号的输出只持续半个时间周期,其他的组件根本反应不过来。

如何让每次case的输出持续1个时钟周期呢?求高人指点。

回复评论 (2)

你的进程触发是不是只有半个时钟? 代码贴出来看看
一个人,一本书,一杯茶,一帘梦。
点赞  2012-12-7 09:39
代码很长,我发给你好吗?把邮箱给我。
点赞  2012-12-7 18:48
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 京公网安备 11010802033920号
    写回复