[求助] 全局时钟的信号整型

kingchiu   2013-2-15 15:22 楼主
我用一个有源晶振输入,然后里面编了个10进制计数器,用示波器观察发现输出前几位还是正弦波,要到后3位输出才是方波,难道要在全局时钟进入后还要编4-5个非门做整型限副吗

回复评论 (9)

朋友,你好。如果我没有理解错的话,你说的应该是在FPGA,CPLD之类的实验吧,如果没有AD或IO不带AD之类的话,单纯的IO口应该不可能有正弦波吧,是不是启动的时候的毛刺啊,或者是FPGA在启动配置过程捕捉到的上电电压。
点赞  2013-2-15 21:00

回复 楼主 kingchiu 的帖子

要么是你的晶振频率过高,要么是你的示波器带宽太低。
点赞  2013-2-15 23:22
是用来做实验的,输入输出都没AD,纯数字,就是用专门的GLCK脚做全局时钟输入,输入频率是60MHZ,示波器带宽应该没问题,5WRMB的示波器来的

[ 本帖最后由 kingchiu 于 2013-2-15 23:46 编辑 ]
点赞  2013-2-15 23:45
同意二楼的看法!你的示波器的探头杂散电各
太大,所以全局时钟经过探头到示波器显示
就成了正弦波。解决办法是示波器探头置c
x1档即可!
一个为理想不懈前进的人,一个永不言败人! http://shop57496282.taobao.com/ 欢迎光临网上店铺!
点赞  2013-2-16 10:50

回复 5楼 eeleader 的帖子

你理解错了,我意思是全局时钟输入脚是用一个60MHZ的有源晶振的,那时输入还是个正弦波,但是输入到CPLD后,经过里面编写的10进制计数器处理输出后前6个数位输出还是正弦波,到后面3个输出才是正弦波
点赞  2013-2-16 11:44
楼主的意思:你的有源晶振本身输入就是
正弦波,但经过cpld处理后,部份是正弦波,
部份是方波。我想说,正弦波经过cpld是
不可能再继续保持成正弦油的
一个为理想不懈前进的人,一个永不言败人! http://shop57496282.taobao.com/ 欢迎光临网上店铺!
点赞  2013-2-16 13:28

回复 7楼 eeleader 的帖子

没错,就是我觉得奇怪,现在没办法发图片,下星期我上班把图片拍下来,你们就明白的了
点赞  2013-2-16 14:42
比较可能的原因是我前面说的示波器探头
的寄生电容的滤波作用!
一个为理想不懈前进的人,一个永不言败人! http://shop57496282.taobao.com/ 欢迎光临网上店铺!
点赞  2013-2-16 19:28
要么是你的晶振频率过高,要么是你的示波器带宽太低。
传感器专家网  http://www.sensorexpert.com.cn/
点赞  2013-2-17 17:32
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 京公网安备 11010802033920号
    写回复