由于现在用的是笔记本电脑，没有PCIe
的接口可以进行调试，这里就只能仿真过过PCIe
的瘾了。
实际的FPGA设计工作中，仿真占了很大一块，很多的设计错误都可以通过仿真发现出来。
一个好的仿真环境能够FPGA设计工作事半功倍。Altera的PCIe环境仿真代码大部分是System Verilog编写的。
根据PCIe用户手册的介绍34页
当示例工程创建完成后，包括生成DUT的code等工作。具体工程生成方法见用户手册，这里主要解决仿真出现错误的问题。
当执行到ld
这步只后就会出现错误提示，如下图：
根据意思是安装目录下的这几个文件缺失
不知道是不是网络免费版不支持这些文件的仿真，还是我没安装完整。还要问问Altera的技术支持了。我自己先下载一个正式版的试试。
看来想玩起来PCIE还是有很多的曲折的啊。
京公网安备 11010802033920号
