[求助] FPGA的IO口内部接收不到任何信号是怎么回事

琉璃水水   2013-6-6 21:13 楼主
请教一下大家,我用的是cycloneIII 的EP3C25E144I7N,很奇怪的是芯片能正常用JTAG和AS口加载,但测试管脚输出频率不对。最后发现用示波器测量晶振的输出频率及波形均正常,但从quartus观测FPGA内部并没有接收到该信号,这是为什么,请大家指教。
P.S.后来观测所有的IO口均内部收不到任何信号,但用示波器测其管脚均为正常值。

回复评论 (3)

自己顶一下
点赞  2013-6-6 21:32
先排除硬件问题
生活就是油盐酱醋再加一点糖,快活就是一天到晚乐呵呵的忙 =================================== 做一个简单的人,踏实而务实,不沉溺幻想,不庸人自扰
点赞  2013-6-7 11:28

4楼 kdy 

1、管脚分配
2、测量FPGA管脚上的时钟不要测量晶振的输出时钟
Net:Wxeda.taobao.com QQ:1035868547 Blog:https://home.eeworld.com.cn/space-uid-390804.html
点赞  2013-6-7 17:05
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 京公网安备 11010802033920号
    写回复