从今天开始学习VHDL的程序啦，第一次学有点激动，努力加油！！！
在VHDL程序中，实体和结构体是必须的，是构成最简单VHDL程序的最基本结构。
1我们来看实体
1.1GENERIC类属说明语句
类属与常数不同，常数只能从设计实体的内部得到赋值，且不能改变，而类属的值可以由实体的外部提供
1.2．PORT端口
2我们来看结构体
结构体的格式
2.1 进程语句PROCESS
3VHDL的数据对象
数据对象有三类：变量、信号、常量
变量和信号相当于组合电路系统中门与门之间的连线及其连线上的信号值
常量相当于电路中恒定的电平
3.1变量
3.2常数
4IEEE预定义标准逻辑位与矢量
这两个数据类型用的太多，这里稍微提一下
4.1STD_LOGIC标准逻辑位类型
4.2STD_LOGIC_VECTOR
必须考虑宽度，同位宽同数据类型的矢量间才能进行赋值（描述总线信号）
5下面看下我们的第2帖里面的程序
京公网安备 11010802033920号
