[求助] 延迟问题

hy_ever   2013-11-4 14:47 楼主
FPGA中,各个模块前后相连,那么它们的输出是不是都会有一个时钟周期的延迟?

回复评论

暂无评论,赶紧抢沙发吧
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 京公网安备 11010802033920号
    写回复