[求助] 如何提高运放的共模抑制比

像疯   2013-12-1 21:56 楼主
最近在做一个功率运算放大器,但是共模抑制比有些不达标,想请教各位大侠,共模抑制比跟哪些因素有关,该如何提高呢?

回复评论 (9)

差点以为你在设计芯片,加电源入口滤波看看
点赞  2013-12-2 10:50
确实使用MOS管和三极管搭的,电源入口加滤波会提高共模抑制比么?
点赞  2013-12-2 21:04
还有其他方法么
点赞  2013-12-4 14:22

回复 4楼像疯 的帖子

原来是分立元件搭的。
最重要的一点,是电路各元件的对称性。
点赞  2013-12-4 16:14

回复 5楼maychang 的帖子

共模的抑制主要在第一级的差分放大这块么?中间级的放大会不会影响到共模抑制的效果呢?你指的元件对称说的是前级差分放大部分么?
点赞  2013-12-7 16:49

回复 6楼像疯 的帖子

我说的是所有需要对称的元件和器件。
点赞  2013-12-7 17:04

回复 7楼maychang 的帖子

前级差分电路相对的mos管不可能完全对称,现在通过调整电阻起到了提高共模抑制比的效果,但是暂时还没有搞明白调整电阻是让差分电路怎么对称的。
点赞  2013-12-11 23:14
原来真是拿分立搭的,以为你说的是电源共模抑制。
我认为前级对共模抑制比的影响是最大的。能截你输入级的部分电路出来分析分析么
点赞  2013-12-13 12:08

回复 9楼干磨河 的帖子

现在的试验结果确实是前级差分对共模抑制影响很大,通过调整电阻改变差分级的对称性可以提高共模抑制比,另外失调电压对共模抑制比的测量也有影响,失调越小,共模抑制比越高。
点赞  2013-12-15 21:20
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 京公网安备 11010802033920号
    写回复