因为FPGA是SRAM结构，不同于CPLD的ROM结构，所以掉电之后FPGA代码丢失，需要外置的配置芯片，系统上电FPGA自动从配置芯片（一般是专用串行flash）配置信息。这就是为什么有的同学问为什么掉电之后还是之前的程序。在进行仿真调试的时候，USBblaster通过JTAG接口直接写进FPGA。
FPGA有三种配置方式：主动配置方式（AS）、被动配置方式（PS）、还有JTAG配置方式。
AS：FPGA为主动器件，配置芯片EPCS为被动器件，系统上电，配置数据通过DATA0引脚送入FPGA，配置数据在DCLK上升沿锁存，1个时钟周期传送一位数据。这种方式烧写的是.pof文件。
JTAG(Joint Test Action Group；联合测试行动小组)是一种国际标准测试协议（IEEE 1149.1兼容），主要用于芯片内部测试。这种接口能够在很多地方见到，FPGA、DSP、ARM等等。标准的JTAG接口是4线：TMS、 TCK、TDI、TDO，分别为模式选择、时钟、数据输入和数据输出线。这种方式是将.sof写进FPGA。
使用JTAG配置FPGA要比使用AS配置FPGA快。
在用计算机或者控制器进行调试时可以使用PS，这是要将.sof转换成其他格式，在此就不多说了。
多数的开发板上提供JTAG和AS接口，但是为了减小电路板面积等等原因有些板子只有JTAG一种接口，这时就要将.SOF文件转换成.jic文件，然后通过JTAG接口烧写进配置芯片。
[
本帖最后由 白丁 于 2013-12-14 20:15 编辑 ]
京公网安备 11010802033920号
